琳若尘泥 十里琅居

RyanXin Welcome

  • 技术人生
    • 机器学习
    • 网络编程
    • 网络爬虫
    • 游戏编程
    • 底层原理
    • Python基础
    • 计算机视觉
  • 项目工程
  • 生活点滴
  • 技术人生
    • 机器学习
    • 网络编程
    • 网络爬虫
    • 游戏编程
    • 底层原理
    • Python基础
    • 计算机视觉
  • 项目工程
  • 生活点滴

琳琅居室

  • 技术人生 (34)
    • Python基础 (2)
    • 底层原理 (7)
    • 机器学习 (12)
    • 游戏编程 (3)
    • 网络爬虫 (2)
    • 网络编程 (8)
    • 计算机视觉 (1)
    • 项目工程 (7)
  • 生活点滴 (11)

陈列

alpha-beta算法 arm C C4.5 CART ID3 jieba k-means kd树 knn k均值聚类 ludo MFC Microsoft numpy OpenCV python scrapy tornado Verilog websocket wordcloud 中国象棋 云南 决策树 友跑 多线程 感知机 数字图像处理 旅行 曼大 朴素贝叶斯 汇编 江南大学 海王星 爬虫 电影 神经网络 聚合聚类 苏大 苏州大学 苏州微软 词云 象甲 飞行棋
  • 底层原理,  技术人生

    自己编写处理器-Verilog设计实现MU0处理器

    2021年1月12日 /

    MU0是一个基础的16位单流水线通用可编程处理器,具有16位的数据总线和12位地址总线。本篇主要使用Verilog的行为描述方法编程实现MU0的设计,主要包含Control和Datapath两部分,两个主要模块相互配合实…

    阅读更多
    RyanXin
  • 底层原理,  技术人生

    Verilog实现FSM有限状态机

    2020年11月16日 /

    本文使用Verilog搭建一个基础的FSM有限状态机。该FSM仅包含控制模块,无数据链路。 程序要求: 输入:h,reset信号,时钟信号 输出:q FSM状态转换示意图: 该状态机将在接收到连续的3个h信号“1,0,1…

    阅读更多
    RyanXin
  • 底层原理,  技术人生

    Verilog组合设计:ALU算术逻辑单元

    2020年11月8日 /

    本文使用Verilog实现一个简单的16位算术逻辑单元ALU的组合设计,并完成相应的测试工作。

    阅读更多
    RyanXin
  • 底层原理,  技术人生

    使用Verilog搭建16位二进制加法器

    2020年10月25日 /

    本文首先分析并使用Verilog硬件描述语言设计实现1位全加器,再在此基础上逐层搭建4位,16位加法器并分析最大时延问题。

    阅读更多
    RyanXin

时光

2021年2月
日一二三四五六
 123456
78910111213
14151617181920
21222324252627
28 
« 1月    

远航

voyaging

我是RyanXin,坐标江苏,本科生一枚,目前就读于曼彻斯特大学,方向AI。热爱滑雪、Python、科技,以及各种酷炫的计算机技术。

 github.com/RyanXinOne

回声

  • 2021年1月 (3)
  • 2020年12月 (1)
  • 2020年11月 (8)
  • 2020年10月 (2)
  • 2020年9月 (2)
  • 2020年8月 (1)
  • 2020年7月 (2)
  • 2020年6月 (1)
  • 2020年3月 (2)
  • 2020年2月 (1)
  • 2020年1月 (2)
  • 2019年12月 (5)
  • 2019年11月 (4)
  • 2019年10月 (5)
  • 2019年9月 (1)
  • 2019年8月 (1)
  • 2019年7月 (4)

琳里

Axton 无垠 - 飞翔的天空无限大

语言

简体中文 简体中文 English English

及时当勉励,岁月不待人。

注册 | 登录
Copyright © RyanXin 2019-2021 All Rights Reserved xyz@ryanxin.cn
beian苏公网安备 32040402000372号 苏ICP备19038856号