Verilog实现FSM有限状态机
本文使用Verilog搭建一个基础的FSM有限状态机。该FSM仅包含控制模块，无数据链路。 程序要求： 输入：h，reset信号，时钟信号 输出：q FSM状态转换示意图： 该状态机将在接收到连续的3个h信号“1，0，1…
ARM汇编基础：栈与函数
栈后进先出的特性使得它非常适用于函数内局部变量，以及其他具有短暂生命周期的数据的存取。本文讲述ARM汇编中，栈在函数中的运用。
Verilog组合设计：ALU算术逻辑单元
本文使用Verilog实现一个简单的16位算术逻辑单元ALU的组合设计，并完成相应的测试工作。
ARM汇编基础：寻址
ARM汇编中常用的内存寻址方式包括寄存器间接寻址(indirect addressing)、偏移量寻址(offset (indexed) addressing)、预索引寻址(pre-indexed (pre-increm…
ARM汇编基础：控制结构
控制结构包括判断、循环等。本文通过程序实例讲解ARM汇编控制结构的使用，并在必要时优化代码提升执行效率。
Python基础：英文拼写检查器
本文使用Python实现一个简单的英文拼写检查器。 程序主要功能描述如下 从用户输入或指定文件读取文本内容 文本预处理：忽略非英文内容 逐一检查单词拼写（检测单词是否存在于单词库EnglishWords.txt中） 针对…
CSS级联层级
CSS样式显示优先级
简述PHP_SELF参数
本文简述PHP_SELF参数的含义，并运用该参数将具有多个功能的php程序合并到一个文件中，这是一种常用的方法。 变量 $_SERVER[‘PHP_SELF’] 包含了当前php文件的相对访问路径…
Python解数独
本文分别使用迭代和回溯（递归）两种方式求解任意大小的标准数独问题。 1.迭代：分别考虑行方向、列方向和区块内的限制条件，通过循环迭代的方式缩减每一单元格的可能取值，并积极判断根据现有可能取值是否已经可以确定该单元格的解。…
使用Verilog搭建16位二进制加法器
本文首先分析并使用Verilog硬件描述语言设计实现1位全加器，再在此基础上逐层搭建4位，16位加法器并分析最大时延问题。